芯片規模越大，報廢的可能性也越大

Insigne

iPhone 15和iPhone 15 Pro系列正式亮相，“超大杯”的核心芯片A17 Pro成為今年的亮點之一。

A17 Pro采用了臺積電最新的3nm工藝（N3）制造，晶體管數量達到190億，這是臺積電3nm工藝首次應用在頂尖芯片上，而3nm工藝將比5nm工藝的晶體管密度多70%、同等功耗下速度可提升15%，或者同等速度下功耗降低30%。

盡管A17 Pro首發了N3工藝，但是它的誕生并非一帆風順，首先是延期。

有消息稱蘋果原計劃是在A16上導入這一節點，換句話說N3首發整整晚了一年。

另外，一度有消息稱蘋果一度計劃放棄N3，理由是其能效不達標，而臺積電也有意放棄，猜測的理由是缺少核心客戶，而事實也是如此，包括像AMD、英偉達、聯發科這些企業，也確實都轉向了N3E。

更為反常的是，就在新iPhone發布前，一則臺積電和蘋果簽訂的“對賭”協議將臺積電推向了輿論的焦點。

協議規定，未來一年臺積電3nm將只為蘋果專用，如果生產的芯片中有不良的廢片，將不再按業界慣例由客戶（即蘋果）埋單，而是由臺積電自己消化。據估計，僅僅這一項就能為蘋果節省幾十億美元的額外費用。

這次臺積電的讓步很不尋常，因為蘋果將獨占目前最先進的臺積電的3nm工藝長達一年的時間，這將讓蘋果的產品更有競爭力。為何臺積電肯打破慣例為蘋果做出如此大的讓步呢？

臺積電為蘋果代工生產芯片的歷史可以追溯到2014年，蘋果將iPhone 6上的A8自研芯片交給臺積電代工。

彼時，蘋果也在三星代工生產芯片，但因為雙方的智能手機競爭、供應鏈安全等諸多原因，蘋果將越來越多的芯片交給臺積電生產。現在，蘋果所有的芯片都由臺積電代工，并成為了臺積電最大的客戶。

今年6月，蘋果在發布頭顯Vision Pro的同時發布了兩款高性能的芯片M2 max和M2 ultra，采用臺積電增強型5nm工藝制造。而更早的M1系列芯片也是由臺積電（標準5nm工藝）加工。

近10年的磨合，從手機擴展到最前沿的XR設備，兩家公司已經深度綁定，難以分割。

“廢片”與260億元的難題

而此次臺積電為蘋果打破慣例的做法，讓業界深感意外。有人說臺積電已被蘋果精準“拿捏”：如果不簽這個協議，有可能失去這家占臺積電營收1/4的大客戶的訂單，沒有哪個客戶會像蘋果那樣能對頂尖芯片下如此大的訂單。而如果簽了，A17 Pro芯片將成為臺積電自己手中的“燙手山芋”！

A17 Pro 對比 A16，來源：網絡

接下來我們會重點的講一講為什么A17 Pro會成為“燙手的山芋”，臺積電又將如何來解決這個問題。

這要回到半導體制造業的一個基本概念：良率，即一整片加工出來的晶圓上能正常工作的芯片的占比。一塊晶圓片上可以同時制造數百顆同樣的裸芯片，之后將晶圓片上的裸芯片切割開來，封裝后安裝到電子產品上。

根據業界慣例，晶圓上的不良芯片將由客戶買單，制造廠并不承擔這筆費用。但客戶也并非完全承擔損失，因為有些不良芯片并非完全壞掉了，而只是無法發揮100%的設計性能。只需降低芯片工作頻率，其中一部分不良芯片還是可以在低端產品上繼續使用的，這樣客戶也會挽回一部分損失。

一般來說，半導體制造業在加工成熟工藝時，良率能達到99%以上。業內有消息稱，這次臺積電為蘋果iPhone15制造的A17 Pro芯片良率很低，僅達到了70-80%，換句話說，臺積電要為20%-30%的不良芯片買單，我們可以大概算一筆賬，看看臺積電要花費多少冤枉錢。

每片3nm晶圓大約3萬美元，不良率按較低的20%計算，每月加工5萬片12寸晶圓，那么12個月臺積電要為此額外支出費用就是36億美元(約合人民幣260億元)，這筆錢占了2022年臺積電利潤341億美元的10.6%。

如果上述計算符合實際情況，那么如果要扭轉這種“巨虧”的局面，臺積電唯一能改變的就是良率。

良率不僅決定臺積電這一家企業盈虧，也決定了芯片行業能否按照摩爾定律預測的節奏前進，甚至決定了芯片是否能發明出來。

20世紀50年代，最有可能發明芯片的機構是貝爾實驗室，它勢力雄厚，人才濟濟，更重要的是，它擁有發明芯片技術所需的幾乎全部基礎技術（硅晶體管、光刻、擴散技術、硅晶圓拉伸與提純等），但卻完美地錯過了這一載入史冊的重大發明，而將芯片的發明拱手讓給了當時兩家名不見經傳的小公司：德州儀器和仙童半導體。

何以至此？從中作梗的，正是良率。

貝爾實驗室當時的研發主管莫頓認為，如果將眾多晶體管集成起來，那么整體的良率將是每個晶體管良率的乘積。假設一個晶體管的良率是99%，一顆芯片上有100個晶體管，芯片的整體良率將是100個99%的乘積，即36%。

如果芯片上有500個晶體管，良率將降低到7/1000。芯片上有1000個晶體管呢？良率將再次降低到4/100000，幾乎等于0。這意味著，芯片規模越大，報廢的可能性也越大，就越虧本。

莫頓的同事坦嫩鮑姆也舉了一個形象的例子，“你向芯片籃子里放的雞蛋越多，就越有可能碰到一顆壞的蛋。”后來當大規模集成電路（Large Scale Integrated-circuits）興起時，莫頓嘲笑其為“大規模白癡”（Large Scale Idiot）。

莫頓的分析看似嚴密，但真的如此嗎？

早期影響芯片良率的主要因素之一是空氣中的灰塵。 當微米尺寸的灰塵落到晶圓表面，就會讓當時微米級別的晶體管發生故障。莫頓認為灰塵是平均分布的，但實際上并非如此。可能有些區域沒有灰塵，那里的良率可以達到100%。如果把灰塵顆粒比作射出的箭，將硅晶圓比作靶子，晶體管比作靶心，尺寸越小，被灰塵“擊中”的概率越低。由于灰塵可能較大，一次損壞多個晶體管，但它們同屬于一顆裸芯片，所以只有這一顆芯片被損壞，其他位置的芯片還是好的。這樣芯片的良率不是像莫頓估計的那樣接近于零。

保護脆弱的硅晶圓

與莫頓的嚴密思維相反，那些“不信邪”的小公司德州儀器和仙童半導體等，不斷地探索提高芯片良率的方法。

早先，制造廠將芯片制造車間改成成無塵的超凈間，通過空氣過濾系統使得超凈間比醫院的手術室還要干凈1000倍以上。而且，每個進入超凈間的人都要穿上嚴密的防護服（俗稱兔子服），從頭到腳遮擋起來，避免毛發和汗液影響那些脆弱的硅晶圓。

還遠遠不夠，當前先進工藝車間，幾乎已經看不到操作員，只有機器人和機械臂在全自動地完成各項操作。

對良率最有發言權的莫過于臺積電的創始人張忠謀。張忠謀早年加入德州儀器時，負責半導體制造業務，為IBM代工的電晶體，當時的良率只有2%-3%，而在張忠謀的操刀之下，這一良率提升至20%以上，超過客戶IBM自有產線。后來張忠謀回憶，自己“立了大功，被公司送到斯坦福念博士”，解決良率問題，應是其在德州儀器“大功”之一。

良率還關乎摩爾定律前進的節奏。如果電路設計師將晶體管尺寸設計得比摩爾定律預計得還要小，那么晶圓廠加工困難，就會讓良率遭受打擊，讓成本飆升，蘋果的A17 Pro，應該屬于這一類問題。

所以芯片更新換代并不是越快越好，而是要符合成本最低的原則。可以這樣理解，良率決定了芯片的成本，而成本下降的速度決定了芯片更新換代的快慢，即摩爾定律的節奏。

當前，一整塊制成的晶圓已經高達數萬美元，良率稍有降低，就會急劇提升成本，所以業界對良率的追求變得更加急迫。

提高良率的一個新趨勢是采用更小的裸芯片。還是射箭的例子，如果將中10環靶心比作裸芯片，同樣的，裸芯片面積越小，被損害的概率也越小，小芯片技術（chiplet）應運而生——將一大塊裸芯片拆分成許多小芯片，讓每顆小芯片的面積更小，良率提高。然后再將許多小芯片在硅晶圓以及基板上封裝在一起，做出一塊更大的芯片。

今年6月蘋果發布的M2 Ultra就是用兩塊較小的M2 Max芯片拼在一起，確切地說是用2.5D封裝技術實現的，所以也就有了“膠水芯片”的外號。

2個月前，有消息稱臺積電3nm工藝的良率僅為55%，最新消息是70-80%，這是一個不錯的進步。如果在未來的幾個月內，臺積電能繼續將良率提高到90%甚至95%以上，廢片帶來的成本問題就會大幅降低。

假設3nm的良率能提高到95%，那么臺積電需要額外支付的成本將從36億美元降低到9億美元。如果良率達到98%，那么臺積電的額外成本將被進一步壓縮到3.6億美元。

那樣的話，結論就會反轉，臺積電由于良率提高而節省下來的30多億美元成本將不再是軟肋，而是鎧甲。

畫圖還是畫圖

正常,收益越大,風險越高!亙古不變